Представлены языки описания аппаратуры, регистрового (Verilog) и системного уровней (System Verilog), ориентированные на верификацию, синтез и имплементацию проектируемых цифровых изделий в современные конструктивные компоненты на кристаллах в виде System on Chip (SoC) и System in Package (SiP). Дан аналитический обзор и сравнительный анализ преимуществ и недостатков HDL-языков для создания компактных и энергосберегающих цифровых систем для рынка электронных технологий, В качестве источников использованы наиболее популярные зарубежные и отечественные издания, IEEE стандарты, а также работы ведущих ученых и специалистов в области Hardware Design & Testing. Показаны маршруты решения проблем синтеза, анализа и верификации миниатюрных цифровых систем путем адаптации существующих технологий проектирования и создания новых моделей инфраструктуры языковой поддержки SoC и SiP. Решение задач временного тестирования и верификации цифровых изделий в кристаллах демонстрируется на основе применения средств анализа и синтеза ведущих компаний планеты путем использования IEEE стандартов тестопригод-ного проектирования и механизмов ассерций, закладываемых в проект на стадии создания системных моделей. Состоятельность структур и маршрутов проектирования подтверждена рассмотрением многочисленных примеров HDL-описания, синтеза и верификации цифровых систем в пакетах, таких как память, логика и функциональные модули.
Книга предназначена для студентов, аспирантов и специалистов в области технологий HDL-проектирования и компьютерной инженерии встроенных систем и сетей, а также для широкого круга читателей, занимающихся разработкой и тестированием Hardware/Software для SoC и SiP. Рис. 203. Табл. 57. Библиогр.: 77 назв.
